膨大な情報の処理を高速に実現するためには、単一のプロセッサでは限界があり、並列処理が不可欠です。具体的な問題を想定し、並列処理を実現するアーキテクチャを提案しています。
文字画像から特徴を抽出するための画像処理を高速に行なうための並列処理アーキテクチャを提案しています。この手法の大きな特徴は、本来大局的情報を必要としていた処理を局所的な処理に帰着させる点にあります。これにより局所演算のみで大局的な画像処理を高速に実現することが可能となり、局所的なデータの授受を基本とするシストリックアーキテクチャとして実装することが可能となりました。そして、開発した並列処理アーキテクチャに基づいた、高速な文字認識装置のアーキテクチャを設計し、企業との共同研究により当時世界最高速の文字認識装置を実際に構築してその性能を確認しました。
関連文献
- 高速文字認識前処理用シストリックアレー
電子情報通信学会論文誌D-II, vol.J73-D-II, no.2, pp.167-174,
February 1990
大町真一郎, 阿曽弘具, 木村正行
- 高速高精度知的認識システムSEIUN
電子情報通信学会論文誌D-II, vol.J76-D-II, no.3, pp.474-484,
March 1993
阿曽弘具, 大町真一郎, 木村正行, 勝山 裕
- SEIUN: Systolic Elaborated Intelligent Ultra-high-speed Neosystem for
Character Recognition
1991
Workshop on Computer Architecture for Machine Perception (CAMP'91), pp.471-482,
December 1991
H. Aso, S. Ohmachi, N. Sun, Y. Katsuyama and M. Kimura
- Systolic Architecture for Fast and Intelligent Character Recognition
Systems
Proceedings of
Pacific Rim International Conference on Artificial Intelligence (PRICAI'90),
pp.805-810, November 1990
Hirotomo Aso, Shin'ichiro Ohmachi, Yutaka
Katsuyama and Masayuki Kimura
ページトップへ
大規模な線形計画問題を高速に解くための並列処理アーキテクチャを提案しました。この手法の特徴はその拡張性にあります。実用的な線形計画問題は問題のサイズが非常に大きくなるため、1個のチップによる実現が困難な場合も多いのですが、提案手法では、チップを追加することで任意のサイズの問題を解くことが可能です。
関連文献
- Special-Purpose Hardware Architecture for Large Scale Linear Programming
IEICE Transactions on Information and Systems, vol.E80-D, no.9,
pp.893-898, September 1997
Shinhaeng Lee, Shin'ichiro Omachi, and Hirotomo
Aso
ページトップへ
